# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MO. 335 P. 2 <u>Assignee:</u> Mitsusan Jidosha KK

PAT-NO:

JP02000035831A

Published:

DOCUMENT-IDENTIFIER: JP 2000035831 A

08-14-1990

TITLE: LOW SKEW CLOCK TREE CIRCUIT USING VARIABLE THRESHOLD VOLTAGE TRANSISTOR

	<b>KWIC</b>	
--	-------------	--

Abstract Text - FPAR (2):

SOLUTION: This clock tree circuit uses a transistor having a threshold

voltage variable well structure for a clock element. Here, it has phase

comparator circuits 31 to 33 which perform comparison observation of skew

values among respective elements 21 to 24 and output differential voltage and

charge pump circuits 41 to 43 which make the differential voltage of the

circuits 31 to 33 inputs and supply them as well potential to each well

terminal of the elements 21 to 24, controls the switching speed of a clock tree

circuit by adjusting the threshold voltage of each element 21 to 24 and reduces

clock skew.

Document Identifier - DID (1): JP 2000035831 A

Title of Patent Publication - TTL (1):

LOW SKEW CLOCK TREE CIRCUIT USING VARIABLE
THRESHOLD-VOLTAGE TRANSISTOR

#### (19) 日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出版公開等号 特閱2000-35831 (P2000-35831A)

(43)公届日 平成12年2月2日(2000.2.2)

(51) Int.CL'		查別記号
G06F	1/10	-
HOSL	7/081	

FI . G0 6F 1/04 3 3 0 A H0 3L 7/08 I

330A 5B079 J 5J060

デマコート (参考)

#### 

(21)出廣番号

特顯平10-205309

(22)出顧日

平成10年7月21日(1998.7.21)

(71)出題人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 水野 雅番

東京都港区之五丁目?番1号 日本電気株

式会社内

(74)代理人 100070219

弁理士 若林 忠 (外4名)

Fターム(参考) 58079 BB04 B001 0008 DD08

5]060 AA03 CC2I CC59 DD24 DD32

GG14 HH02 JJ06 KK36 KK37


LLOS

## (54) 【発明の名称】 可変隔値電圧トランジスタを用いた低スキュークロックツリー回路

#### (57)【要約】

【課題】 クロックツリー回路のクロックスキューを制 御して、消費電力の少なく、クロックスキューの低いクロックツリー回路を提供する。

【解決手段】 本発明の可変関値電圧トランジスタを用いた低スキュークロックツリー回路は、 クロック案子に関値電圧可変なウエル構造を持つトランジスタを用いるクロックツリー回路であって、各クロック素子間のスキュー値を比較観測し、差電圧を出力する位相比較回路と、位相比較回路の差電圧を入力としクロック素子の各ウエル場子にウエル配位として供給するチャージボンプ回路を有し、各クロック素子の間値電圧を調整することで、クロックツリー回路のスイッチングスピードを制御し、クロックスキューを低減することを特徴とする。



特開2000-35831

#### 【特許語求の範囲】

【請求項1】 クロック素子に関佐電圧可変なウエル構 造を持つトランジスタを用い、クロックツリーによって クロックを分配するクロックツリー回路において、

各クロック衆子間のスキュー値を比較観測する比較観測 手段と、

前記比較観測結果から各クロック柔子のウエルモ位を制 御する副御手段を有し、

前記制御手段によりウエル亜位を制御し関値電圧を調整 ドを制御し、クロックスキューを低減することを特徴と する可変関値包圧トランジスタを用いた低スキュークロ ックツリー回路。

【語求項2】 前記各クロック案子間のスキュー値を比 較観測する比較観測手段が、

クロック案子間の位相を比較し、筆電圧を出力する位相 比較回路である請求項1記載の可変閾値電圧トランジス タを用いた低スキュークロックツリー回路。

【請求項3】 前記各クロック素子間のスキュー値を比 較観測する比較観測手段が、

比較対象となるクロック素子の内の任意のクロック素子 をベースにして残りの各クロック奈子との衮子間の位相 を比較し、差低圧を出力することを特徴とする論求項1 または2記載の可変閾値電圧トランジスタを用いた低ス キュークロックツリー回路。

【請求項4】 前記比較観測結果から各クロック案子の ウエル電位を制御する制御手段が、

前記位相比較回路の差式圧を入力としクロック案子のP 型MOSトランジスタのNウエル端子にウエル電位とし て供給するチャージボンフ回路である請求項1万至3の 30 何れかに記録の可変閾値電圧トランジスタを用いた低ス キュークロックツリー回路。

【記求項5】 前記比較観測結果から各クロック案子の ウエル電位を制御する制御手段が、

前記位相比較回路の差電圧を入力としクロック茶子のN 型MOSトランジスタのPウエル端子にウエル電位とし て供給するチャーシボンプ回路である請求項1、乃至3 の何れかに記載の可変間値電圧トランジスタを用いた低 スキュークロックツリー回路。

【記求項6】 前記比較観測結果から各クロック繁子の 40 ウエル配位を制御する制御手段が、

前記位相比較回路の差電圧を入力としクロック案子のP 型MOSトランジスタのNウエル場子にウエル低位とし て供給するチャージボンプ回路と、

前記位相比較回路の差電圧を入力としクロック案子のN 型MOSトランジスタのPウエル端子にウエル電位とし て供給するチャージボンプ回路を有する請求項1万三分 の何れかに記録の可変問値電圧トランジスタを用いた低 スキュークロックツリー回路、

【発明の詳細な説明】

#### [1000]

[発明の属する技術分野] クロックを分配するクロック ツリー回路に関し、特に可変閾値電圧トランジスタを用 いたクロックツリー回路の案子間のクロックスキューに 関する。

#### [0002]

【従来の技術】LSIの高集積化と共に回路規模の増大 と、動作速度の高速化が行われている。従来、クロック を分配するクロックツリー回路の各クロック茶子のウエ することで、クロックツリー回路のスイッチングスピー 10 ル電位は、図7に示すように共通であり、製造条件等に 佐存してクロックツリー回路のチップ内各クロック素子 のスイッチングスピードがばらついた場合、クロックツ リー回路のクロックスキューが大きくなる欠点を持って いた。

#### [0003]

【発明が解決しようとする課题】各クロック禁子のスイ ッチングスピードが個別に制御ができず、各クロック案 子間のスイッチングスピードが製造条件等に依存してチ ップ内でばらついた場合、各クロック索子のウエル電位 20 が共通であり、各クロック素子の関値電圧、すなわち、 スイッチングスピードを個別に制御することが不可能で あるので、クロックスキューが大きくなる欠点を持って いる。

【0004】上記の欠点を解決する半導体装置として特 **関平9-92723号公報が開示されている。** 開示され た半等体装置は、内部クロック間のスキュー観測回路 と、クロック間で相対的に位相の進んだクロックの負荷 を増加させる負荷増減回路を有し、ぼらつき観測回路の 観測値のクロック源の値に近いものから順次検出状態を 固定し、負荷増減回路による内部クロックの負荷を固定 する順序維持回路を有するものである。

【0005】しかし、特際平9-92723号公報に開 示されている半等体装置は、従来のクロックツリー回路 に比較し、付加される回路器が多く、消費電力の点で問 題を有する。

【0006】本発明の目的は、 クロックツリー回路の クロックスキューを制御して、消費電力の少なく、クロ・ ックスキューの低いクロックツリー回路を提供すること である.

#### [0007]

(課題を解決するための手段)本発明の可変閾値包圧ト ランジスタを用いた低スキュークロックツリー回路は、 クロック素子に関値低圧可変なウエル構造を持つトラ ンジスタを用いるクロックツリー回路であって、各クロ ック条子間のスキュー値を比較観測する比較観測手段 と、比較観測結果から各クロック素子のウエル電位を制 御する制御手段を有し、ウエル電位を制御し閾値屯圧を 調整することで、クロックツリー回路のスイッチングス ピードを制御し、クロックスキューを低減することを特 50 復とする。また、各クロック索子間のスキュー値を比較

3

観測する比較観測手段は、クロック素子間の位相を比較 し、差電圧を出力する位相比較回路であって良い。 【0008】また、比較観測結果から各クロック素子の ウエル電位を制御する制御手段は、位相比較回路の差電 圧を入力とレクロック索子のP型MOS-トランジスタの-Nウエル電子にウエル電位として供給するチャージボン プ回路と、位相比較回路の差電圧を入力としクロック祭 子のN型MOSトランジスタのPウエル鉛子にウエル電 位として供給するチャージボンプ回路であって良い。 【0009】本発明の可変閾値電圧トランジスタを用い 10 た低スキュークロックツリー回路は、開催電圧可変なウ エル構造を持つトランジスタで構成されたクロックツリ 一回路と、各クロック条子間のクロックスキュー値を比 軟観測するクロックスキュー比較観測回路と、前記クロ ックスキュー比較観測回路の測定結果から各クロック茶 子のウエル電位を個別に制御するウエル電位制御回路と で構成された半苺体集積回路で、各クロック素子間のク ロックスキュー値を比較観測し、その測定結果から各ク ロック素子のウエル電位をウエル電位制御回路で個別に **刷御し開催電圧を調整することで、各クロック素子のス** イッチングスピードを制御し、他クロック条子とのクロ ックスキューを低減させる。

#### [0010]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。

【0011】図1は本発明の原理を示す機能ブロック図で、関値電圧可変なウエル構造を持つトランジスタで構成されたクロックツリー回路1と、各クロック素子間のクロックスキュー値を比較し、電圧に変換するクロックスキュー比較観測回路2と、クロックスキュー比較観測 30回路2の測定結果から各クロック素子のウエル電位を個別に制御するウエル電位制御回路3とで構成される。

【0012】図2は図1の関値で圧可変なウエル構造を持つトランジスタで構成されたクロックツリー回路1の構成を表す論理回路図である。図2において、クロック供給元25はクロック案子21、22、23、24にクロックを分配している。クロック茶子21は、図に示すように、更に4個のクロック素子にクロックを分配している。ここでは4個のクロック素子にクロックを分配しているが、その数に制限されるものではない。

[0013]図3は図2の各クロック素子のトランジスタレベルの回路図である。本発明のクロックツリーに使われるクロック素子のウエル電位は、P型MOSトランジスタのNウエル端子CTR\*Aと、N型MOSトランジスタのPウエル端子CTR\*Bとに分離されており、そのウエル電位は個別に制御できるものである。次に、本発明の実施例を図を参照して説明する。図4は本発明の第1の実施例の回路構成を示すブロック図、図5は本発明の第2の実施例の回路構成を示すブロック図、図6は本発明の第3の実施例の回路構成を示すブロック

図である。

【0014】図4は比較対象となるクロック素子の内のクロック緊子24をベースにして残りの各クロック素子21、22、23との素子間の位相を比較し、無理圧を出力する位相比較回路31、32、33と、位相比較回路の差配圧を入力とレクロック素子のP型MOSトランジスタのNウエル端子にウエル電位として供給するチャージボンプ回路41、42、43とにより構成されている。

【0015】また、図5は比較対象となるクロック添子の内のクロック素子24をベースにして残りの各クロック素子21、22、23との案子間の位相を比較し、差電圧を出力する位相比較回路31、32、33と、位相比較回路の差電圧を入力としクロック素子のN型MOSトランジスタのPウエル端子にウエル電位として供給するチャージボンプ回路41、42、43とにより構成されている。

【0016】更にまた、図6は比較対象となるクロック 無子の内クロック素子24をベースにして残りの各クロック素子21、22、23との案子間の位相を比較し、 差電圧を出力する位相比較回路31~36と、位相比較 回路31、33、35の差電圧を入力としクロック案子 21、22、23のP型MOSトランジスタのNウエル 端子にウエル電位として供給するチャージボンプ回路4 1、43、45と、位相比較回路32、34、36の差 電圧を入力としクロック素子21、22、23のN型M OSトランジスタのPウエル端子にウエル電位として供給するチャージボンプ回路42、44、46により構成 されている。

10017】上記で説明した榕成を持つクロックツリー回路1は、図1に戻り、各クロック素子間のクロックスキュー値を位相比較回路に相当するクロックスキュー比較観測回路2で観測し、その測定結果から各クロック素子のウエル電位をチャージボンプ回路に相当するウエル電位制御回路3で個別に制御し岡値電圧の調整を行うことで各クロック素子のスイッチングスピードを制御し、他のクロック索子とのクロックスキューを低減させる。 【0018】

【発明の効果】本発明によれば、関値電圧可変なウエル 構造を持つトランジスタで構成したクロックツリー回路 は、各クロック素子間のクロックスキュー値を比較設測 し、その測定結果から各クロック素子のウエル電位を個別に制御し間値電圧を調整することで、各クロック素子のスイッチングスピードを制御し、他クロック素子とのクロックスキューを低減させることができる効果がある。

受明の第1の実施例の回路構成を示すブロック図、図5 は本発明の第2の実施例の回路構成を示すブロック図、 図6は本発明の第3の実施例の回路構成を示すブロック 50 図6は本発明の第3の実施例の回路構成を示すブロック 50 図6は本発明の第3の実施例の回路構成を示すブロック 50 (4)

特開2000-35831

ロックツリー回路を実現することができる効果がある。 【図面の簡単な説明】

【図1】本発明の一実施例を示す機能ブロック図である。

【図2】図1の閾値電圧可変なウエル構造を持つトランジスタで構成されたクロックツリー回路1の構成を表す 論理回路図である。

【図3】図2の各クロック素子のトランジスタレベルの 回路図である。

【図4】本発明の第1の実施例の回路構成を示すブロック図である。

【図5】本発明の第2の実施例の回路構成を示すブロック図である。

【図6】本発明の第3の実施例の回路構成を示すブロック図である。

【図7】従来の一実施例を示す機能ブロック図である。 【符号の説明】

- 1 VT-CMOSを用いたクロックツリー回路
- 2 クロックスキュー比較観測回路
- 3 ウエル電位制御回路
- 21、22、23、24 クロック琴子
- 25 クロック供給元クロック禁子
- 31、32、33、34、35、36 位相比較回路 41、42、43、44、45、46 チャージボン プ回路

[図1] [図2] GTRIA VT-CMOSを用いた クロックツリー回路 CTR18 クロックスキュー 比較現實回路 各クロックボ子のウェル 電位を興SICお知する CTR2A ウエル無位針海回出 CTRZE CTRBA 【図3】 CTRAR CTR4A CTR4B [図4] CTR\*B

特爾2000-35831

